ЦИФРОВЫЕ УСТРОЙСТВА. ЛОГИЧЕСКИЕ ИС

Когда транзистор работает в ключевом режиме, он имеет два устойчивых состояния: отсечка и насыщение. В режиме отсечки оба перехода закрыты. В режиме насыщения оба перехода открыты.

Рис. 8.2.Примеры формирования элементами выходных сигналов

Режим отсечки(точка а, рисунок 8.3, б). Поскольку эмиттерный переход закрыт, то входной ток I_б определяется обратным током коллекторного перехода I _ко (обратный ток эмиттерного перехода мал и им пренебрегаем):

I_б ≈- I_ко ; I_к = I_ко; U_кэ = E_к – I_коR_к ; I _коR_к = ≈0; U_кэ ≈ E_к.

В этом режиме выходной ток равен тепловому току коллекторного перехода I_к = I_ко, то есть очень мал, выходное напряжение велико (U_кэ ≈ E_к), то есть на выходе - уровень логической единицы.

Режим насыщения (точка b, рис. 8.3, б). В режиме насыщения входное напряжение должно быть большим, чтобы входной ток был больше тока базы насыщения I_б > I_бн. При I_б ≥ I_бн ток коллектора имеет значение I_КН, падение напряжения на сопротивлении коллекторной нагрузки достигает такой большой величины (минусом к n области, открывающее напряжение), что открывается коллекторный переход (рисунок 8.4).

Остаточное напряжение U_ост в режиме насыщения небольшое (десятые и сотые доли вольта) и равно

U_кэ = U_ост = U_бэ - U_кб.

На выходе, таким образом, устанавливается уровень логического нуля. Глубина насыщения определяется соотношением:

N = I_Б /I_БН (обычно 2÷4), где I_БН – граничное значение тока базы; если I_б > I_бн транзистор находится в режиме насыщения.

Из-за зарядов, накопленных в базе (зарядов на диффузионной емкости), и зарядов на коллекторном переходе (зарядов барьерной емкости) возникают переходные процессы в транзисторе при переключении (рисунок 8.5).

При подаче импульса тока на входе выходной ток возрастает постепенно вследствие перезаряда диффузионных и барьерных емкостей (фронт выходного сигнала t_ф). Далее открывается коллекторный переход, при этом устанавливается ток коллектора I_кн=E_к/R_к.

После переключения входного тока на обратный на выходе некоторое время –время рассасывания (t_р) еще протекает ток I_кн , обусловленный накопленными в базе неосновными носителями заряда, затем коллекторный переход закрывается и ток снижается до I_к0 (время спада t_с).

Передние и задние фронты уменьшаются, если увеличить глубину насыщения, но с увеличением N увеличивается t_р, поскольку в базе накапливается больше зарядов.

Для того, чтобы уменьшить и фронты, и время рассасывания применяют технологиюШоттки (ТТЛШ).Согласно этой технологии между коллектором и базой включают диоды Шоттки (рисунок 8.6), которые поддерживают транзисторы на границе насыщения. На границе насыщения диод открывается и устанавливает между коллектором и базой напряжение ≈ 0, то есть коллекторный переход не открывается полностью и время рассасывания t_р стремится к нулю.

Реализация логических микросхем ТТЛ.Для реализации логических элементов имеется ряд схем, которые отличаются по потребляемой мощности, по напряжению питания, значениям высокого и низкого выходного напряжения, времени задержки распространения, нагрузочной способности. В зависимости от этого они делятся на серии.

Мы рассмотрим наиболее применяемые в настоящее время ТТЛ и КМДП логические микросхемы. ТТЛ – это транзисторно-транзисторная логика (на биполярных транзисторах). Разновидность технологии ТТЛ - ТТЛШ: транзисторно-транзисторная логика с использованием диодов Шоттки.

КМДП – логика построена на комплементарных парах транзисторов металл – диэлектрик – полупроводник (КМДП или КМОП).

Рассмотрим логические микросхемы с простым инвертором, построенные на технологии ТТЛ. Возьмем в качестве примера простейшую ИС К155ЛА2. где 155 –серия; ЛА – тип элемента; 2 – номер внутри серии; К – кремниевый (рисунок 8.7). Схема выполняет функции 8И-НЕ (8-входовая микросхема И-НЕ), имеет простой инвертор на выходе и многоэмиттерный транзистор на входе.

Пусть на входах все сигналы имеют высокий уровень (на всех входах логическая 1), тогда все эмиттерные переходы закрыты, а коллекторный переход открыт, то есть транзистор VT1 включен в инверсном режиме. Ток базы VT1 замыкается через коллекторный переход и приводит VT2 в состояние насыщения (I_б2>I_бн). На выходе устанавливается низкий уровень напряжения U_ВЫХ⁰_.

Предположим, что хотя бы на одном входе имеется сигнал низкого уровня (0). В этом случае ток протекает через открывшийся эмиттерный переход (ответляется) и не попадает в цепь базы транзистора. Коллекторный переход транзистора VT1 закрывается,

I_б2 ≈0. Транзистор VT2 закрывается (переходит в режим отсечки) и на выходе устанавливается высокий уровень сигнала.

Недостатком простейшей схемы является его неэкономичность. Когда транзистор находится в режиме насыщения, его коллекторный ток велик, что приводит к увеличению потребляемой мощности. Для уменьшения тока коллектора можно было бы увеличить R₂, но это приведет к уменьшению уровня логической единицы и уменьшению нагрузочной способности схемы. Кроме того, увеличится время переключения схемы в состояние логической единицы. Схема имеет низкую помехоустойчивость (≈0,2 В).

Для повышения экономичности, быстродействия, помехоустойчивости при сохранении нагрузочной способности в элементах ТТЛ используют сложные инверторы. Для дальнейшего увеличения быстродействия может быть применена технология ТТЛШ.

На рисунке 8.9 приведена микросхема 1ЛБ344А логического элемента 8И-НЕ со сложным инвертором. При применении сложного инвертора

-повышается помехоустойчивость.

-увеличивается нагрузочная способность.

.

Основные характеристики и параметры логических микросхем.Перечислим основные параметры логических микросхем.

· Напряжение источника питания.

· Уровни напряжений, соответствующих логическим нулям и единице.

· Помехоустойчивость.

· Потребляемая мощность.

· Нагрузочная способность.

· Быстродействие.

Напряжение логических нуля и единицызависит от типа микросхемы. Для ТТЛ элементов напряжение логической единицы U¹ составляет ≈ 2.5 В, а уровень логического нуля U⁰≈0,4 В. Для КМОП элементов выход микросхемы од подключается к земле или шине питания, поэтому U¹ почти равно напряжению питания (Е-0,05 В), а U⁰ равен почти нулю (0,05 В).

Напряжение U_п^- определяет помехоустойчивость при переключении из 0 в 1, а U_п⁺ – помехоустойчивость при переключении из 1 в 0.

U_п^- =U⁰ - U_пор; U_п⁺ = U_пор-U⁰.

Схема с простым инвертором имеет небольшое значение помехоустойчивости U_п = 0,3−0,4 В.

Нагрузочная способностьхарактеризуется коэффициентом разветвления по выходу. Коэффициент разветвления по выходу (N) показывает сколько входов ТТЛ можно подключить на выход инвертора. При возрастании тока нагрузки падает U¹ (рисунок 8.10), что ведет к уменьшению помехоустойчивости.

Кроме того,увеличивается общая емкость, подключаемая к выходу, что недопустимо затягивает переходные процессы. N обычно доходит до 6 в ТТЛ (с простым инвертором), и до 10 (в других случаях)