ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ КМОП

Логические элементы на КМОП. Комплементарные (дополняющие) схемы КМОП получили широкое распространение и вытесняют другие типы логических элементов благодаря исключительно малому потреблению мощности при высокой нагрузочной способности и помехоустойчивости.

В основе этих схем лежит инвертор (рисунок 8.1). В качестве VT1 и VT2 использованы соответственно n- и p -канальные транзисторы с индуцированным затвором.

Рис. 8.12. ЛЭ НЕ на КМОП

Пусть в исходном состоянии U_вх= 0. Тогда U_зи1 = - Е_С, значит,

n-канальный транзистор VT1 – закрыт (он открывается при положительном напряжении на затворе, большим порогового) его выходное напряжение U_вых¹ ≈ E_C, а транзистор VT2 открыт (поскольку на его затворе отрицательное напряжение, большее порогового). Выходное напряжение высокое. Ток в выходной цепи маленький (несколько нА), определяется закрытым транзистором VT1.

Если появляется напряжение U_зи1 > U_ПОР, то U_зи2≈0. Транзистор VT1 открывается, а транзистор VT2 закрывается, напряжение на выходе низкое (U _ВЫХ⁰ - логический нуль). Ток через структуру попрежнему низкий и равен токам утечки, то есть в статическом режиме мощность почти не потребляется.

Эта особенность является очень важной, поскольку определяет очень малое потребление энергии в КМОП структурах. Суммарная мощность, потребляемая схемой, в основном определяется энергией, которая расходуется на перезаряд паразитных емкостей во время переключения из одного состояния в другое. Паразитные емкости определяются входами других логических элементов, подключенных к выходу данной схемы. Остаточное напряжение на открытом транзисторе очень мало и равно нескольким мкВ (U⁰ ≈ 0).

Нагрузочная способность высока, поскольку во входных цепях схемы протекает малый ток и ограничивается только быстродействием, так как надо перезаряжать суммарную паразитную емкость. Коэффициент разветвления по выходу N=20 30.

Помехоустойчивость схем на КМОП выше, чем ТТЛ.

U_пом = (2 3) В. Этому способствует то, что разница между U¹ и U⁰ высока. Схема КМОП элемента (К1ЛБ722), реализующая логическую операцию 2И-НЕ представлена на рисунке 8.11.

Транзисторы VT1 и VT2 с каналом p-типа соединены параллельно, а n-канальные транзисторы VT3 и VT4 – последовательно. Подложки и истоки VT1 и VT2 соединены с положительным зажимом источника

питания, поэтому

Рис. 8.13. Логическая ИС К1ЛБ722

Пусть на обоих в ходах действует напряжение низкого уровня

U_ВХ1 = U_ВХ2=0. Поскольку U_зи3 = U_зи4 =0 транзисторы VT3 и VT4 закрыты; U_зи1 = U_зи2 = -Е и транзисторы VT1 и VT2 открыты. Выходное напряжение U_вых ≈ Е.

Если U_ВХ1 = U_ВХ2 ≈ Е. Теперь U_зи1 = U_зи2 =0 и транзисторы VT1 и VT2 закрыты, а транзисторы VT3 и VT4 открыты; U _вых≈ 0.

Дата добавления: 2014-10-10; просмотров: 358; Нарушение авторских прав

Мы поможем в написании ваших работ!