Электронные узлы на логических элементах. Триггеры

Разновидности триггеров. Для построения цифровых систем, в том числе микропроцессорных, требуются элементы памяти, то есть элементы, способные сохранять информацию. Элементарной ячейкой памяти является триггер – устройство, обладающее двумя состояниями устойчивого равновесия и способное скачком переходить из одного состояния в другое под воздействием внешнего управляющего сигнала. Это состояние после включения может продолжаться сколь угодно долго, если включено питание.

Триггер может быть использован, например, для формирования «временных ворот» в различных измерительных устройствах. На триггерах построены такие элементы вычислительной техники, как счетчики, регистры, устройства памяти.

Таблица 8.1. Параметры некоторых ЛЭ

Параметры	ТТЛ	МОП
Универ-сальные	Высокого быстро- действия	Микромощ-ные	КМОП	КМОП
К155	К1531	К1533		561, 564
Напряжение питания, В				3 15	3 15
Uвых1, В	2,4	2,7	2,5	Uпит – 0,05	Uпит – 0,05
Uвых0, В	0,4	0,5	0,4	0,05	0,05
Коэфф-т разветвления по выходу
Коэфф-т объединения по входу
Время задержки tзср, нс
Uпом+, В	0,4	0,3	0,4	До 6 В	0,3UП
Средняя потребляемая мощность, Рср, мВт				0,1	0,02 (режим хранения)
Iвх0., мА	1,6	0,6	0,2	0,001	0,001
Iвх1., мА	0,04	0,02	0,02	0,001	0,001

Обозначение триггера (триггер RS) на схемах представлено на рисунке 9.1. Триггер имеет два выхода (Q и Q). Для установки триггера (Q=1) управляющий сигнал подается на вход S триггера (от слова Set – установка), а для сброса – на вход R (от слова Reset – сброс).

Рис. 9.1. Обозначение RS триггера

Триггер состоит из триггерной ячейки и системы управления. Триггерная ячейка выполняет роль запоминающего устройства, а с помощью системы управления осуществляется запись информации или ее хранение.

Управление триггером может быть нетактируемым (асинхронным) или тактируемым (синхронным, как на рисунке 9.1). Изменение состояния асинхронного триггера происходит сразу после поступления управляющих входных сигналов. В синхронном же триггере изменение состояния происходит только в момент присутствия сигнала на тактовом входе. Тактирование может осуществляться импульсом (потенциалом) или фронтом (перепадом потенциала).

По функциональным возможностям триггеры разделяются на следующие основные классы:

· с раздельной установкой состояния 0 и 1 (RS – триггеры);

· универсальные (JK – триггеры);

· с приемом информации по одному входу D (D – триггеры, или триггеры задержки);

· со счетным входом Т (Т-триггеры).

Построение триггеров.Триггеры строятся на различных логических элементах:ИЛИ – НЕ,И – НЕ. Рассмотрим подробнее

R-S триггер.

RS триггер. Как было отмечено, в RS- триггере два управляющих входа: R (reset – сброс, устанавливает выходной сигнал в нуль) и S (set- установка, устанавливает выходной сигнал в единицу). Тактируются RS- триггер и импульсом, и фронтом.

Триггер можно получить, охватив два логических элемента обратными связями (рисунок 9.2, а). Таблица истинности (логика работы устройства) представлена на рисунке 9.2, б. Если R= S =1 появляется ситуация гонок, то есть неизвестно, в какое состояние придет триггер: 0 или 1. Такой набор входных сигналов не разрешен.

а б

Рис. 9.3. Временные диаграммы работы асинхронного RS- триггера (при заданных входных сигналах)

Синхронные RS- триггеры.Схема синхронного RS – триггера представлена на рисунке. 9.4.Появляется дополнительный вход синхронизации С.

Рис. 9.5. Временные диаграммы RS триггера, синхронизируемого уровнем

Синхронные триггеры могут синхронизироваться уровнем или перепадом (фронтами импульса). В триггерах, управляемых по уровню, (рисунок 9.5) входная информация действует в течение действия тактовых импульсов. В триггерах, управляемых передним или задним фронтом тактового импульса, информация в триггер поступает лишь в моменты фронтов импульсов (перепадов напряжения).

Схемы, синхронизируемые фронтом, более помехоустойчивы, так как вероятность появления помехи во время фронтов импульса ниже, чем во время всего импульса.

Рис. 9.6. Временные диаграммы RS триггера, синхронизируемого фронтом

JK – триггерстроится на базе RS – триггеров (рисунок 9.7).

JK- триггеры тоже имеют два управляющих входа установки (J) и сброса (K). Логика его работы позволяет избежать ситуации гонок (см. таблицу истинности, рисунок 9.8).

Пример JK-триггера (TB9) приведен на рисунке 9.9. Такой триггер имеется в сериях 1533, 555 и др. Технология изготовления ТТЛШ, максимальная частота 30 мГц, потребляемая мощность 40 мВт.

Рис. 9.7. JK – триггер

Рис. 9.8. Таблица истинности J-K триггера ТБ9

Рис. 9.9. Триггер К555 ТВ9 (микромощный вариант К1533 ТВ9)

Микросхема имеет в одном корпусе два JK-триггера с асинхронными входами сброса и установки (-R, -S). JK -триггер переключается также по сигналам на информационных J и K входах (таблица 2, при поступлении отрицательного фронта синхросигнала, обозначение 1→0 в таблице истинности означает отрицательный фронт синхроимпульса).

На JK – триггерах построены счетные триггеры (Т – триггеры). При этом соединяются входы J, K, C (рисунок 9.10) и, согласно таблице истинности ( J = K = 1), триггер опрокидывается по каждому поступающему импульсу. Частота сигналов на выходе Q в два раза меньше частоты синхронизации.

Таблица 8. 2. Таблица истинности JK – триггера TB9

D- триггер (от англ. delau – задержка). Выход D – триггера повторяет входной сигнал, но с задержкой, определяемой тактовым сигналом (если, например, в n – ом такте синхросигнала на входе D установлена «1», на выходе она появится в (n+1) такте) при разрешающем сигнале на тактовом входе. D - триггер (рис. 9.10, а) также построен на базе RS – триггера, условное обозначение на схемах приведено на рис. 9.10, б.

а б

Рис. 9.11. D- триггер; а –схема триггера; б – обозначение на принципиальных схемах

Примером D – триггера является микросхема ТМ2, содержащая в одном корпусе два D- триггера. Имеются асинхронные входы установки и сброса (S и R, как и у всех триггеров), информационный вход D и тактовый вход С, причем срабатывание происходит по положительному входу (0→1). Таблица 9.3 – таблица истинности

D-триггера.

Пример примененияD- триггера показан на рисунке 9.11. Здесь триггер используется для формирования « временных ворот» на выходе (например, в схемах измерения частоты импульсов).

Рис. 9.12. Триггер – формирователь временных ворот

В начале временных ворот по сигналу «Старт» триггер перебрасывается в единицу, а в конце по сигналу «Стоп» триггер перебрасывается в нуль. Управляющие сигналы могут быть поданы от различных устройств, в том числе от микроконтроллеров.

Дата добавления: 2014-10-10; просмотров: 815; Нарушение авторских прав

Мы поможем в написании ваших работ!