![]() Главная страница Случайная лекция ![]() Мы поможем в написании ваших работ! Порталы: БиологияВойнаГеографияИнформатикаИскусствоИсторияКультураЛингвистикаМатематикаМедицинаОхрана трудаПолитикаПравоПсихологияРелигияТехникаФизикаФилософияЭкономика ![]() Мы поможем в написании ваших работ! |
Краткие теоретические сведения. До сих пор рассматривались комбинационные сети, в которых выход Y зависит только от текущего сочетания входных сигналов
Последовательная схема. До сих пор рассматривались комбинационные сети, в которых выход Y зависит только от текущего сочетания входных сигналов. Такие сети не имеют памяти. В последовательностных (или просто последовательных) сетях (sequential network) можно хранить значения сигналов и состояний и использовать их позже в других операциях. Память реализуется на элементах с двумя устойчивыми состояниями (bistable), которые в русской терминологии называют триггерами (flip-flop; слово trigger в английском языке имеет несколько иное значение — запускающий элемент, спусковой крючок). Выход триггера зависит не только от текущего состояния на входе, но и от предыдущего на выходе. В отличие от комбинационных схем (сетей), последовательные схемы, построенные на логических элементах содержат обратные связи. Синтез и анализ последовательных схем удобнее проводить, используя в качестве "кирпичиков" стандартные простейшие последовательные элементы (схемы) с известными свойствами. Простейшим элементом такого типа является SR-триггер (Set-Reset — установка-сброс). Два входа S и R могут иметь логическое значение "0" либо "1", однако им обоим нельзя принимать одно и то же значение одновременно. Выход обозначается у; обычно на интегральных схемах существует и инвертированный выход
то есть в правой части формулы имеется переменная, описывающая текущее состояние триггера Yn.
Рис. 1. Три варианта реализации асинхронного SR-триггера и его обозначение в стандарте IEC
Триггер, представленный на рис.1 является асинхронным. Термин "асинхронный" означает, что значение выхода меняется в тот же самый момент времени, что и значение на входе (конечно, если пренебрегать временем переходных процессов в электрических цепях). Наряду с асинхронными триггерами существуют синхронные триггеры. Синхронные триггеры имеют дополнительный вход С для тактовых импульсов (СР — clock pulses). Выходное значение (состояние) триггера меняется согласно его таблице истинности не сразу после изменения значения сигнала на входе, а лишь при активном уровне на синхронизирующем входе С.Временные диаграммы синхронного и асинхронного триггера отличаются, но если анализировать только логику переходов, то можно не включать вход C в таблицу истинности. Тогда таблицы истинности асинхронного и соответствующего синхронного триггера будут совпадать. Если переход триггера осуществляется при низком уровне сигнала на входе C, то на условном обозначении триггера вход C помечается символом инверсии (кружком). Защелка (latch) или D-триггер (D — delay) имеет два входа: один для данных (D — data) и один для тактовых импульсов (СР — clock pulses). Для каждого тактового импульса выход у принимает значение, которое имел вход D до него, т. е. выход отстает от входа на один такт. Новое состояние Dn+1 никогда не зависит от старого. D-триггер является битовой ячейкой памяти. Тактируемый триггер с одним входом Т, выход которого инвертируется каждый такт, называется Т-триггером (T-toggle, переключатель состояния). Он применяется в счетчиках и в схемах синхронизации как делитель частоты в 2 раза. Функции всех трех вышеперечисленных элементов объединены в двухступенчатом (master-slave) JK-триггере, который имеет три входа — J (установка), К (сброс) и вход для тактовых импульсов (С). Это универсальный триггер, который в зависимости от входных сигналов работает как SR-, D- или Т-триггер и представляет собой универсальную двухпозиционную схему.
Дата добавления: 2014-12-09; просмотров: 159; Нарушение авторских прав ![]() Мы поможем в написании ваших работ! |