Синхронный вычитающий двоичный счетчик

Схема синхронного двоичного счетчика

Уравнения входов младшего разряда имеют максимально простой вид (Jо = Kо =1) и поэтому для их реализации достаточно подключить все входы Jо и Ко триггера к генератору единицы. Входы J₁ и K₁ триггера первого разряда могут быть подключены двумя способами: соединением всех входов с выходом триггера младшего разряда (рис. 8.4) или соединением одного входа j₁ и одного входа К₁ к выходу Q₀ младшего разряда и подключением всех оставшихся входов к генератору единицы.

Рис. 8.4. Схема синхронного суммирующего двоичного счетчика

Аналогично производится соединение информационных входов триггера старшего разряда.

Проведем анализ функционирования по временным диаграммам (рис. 8.5). Пусть на вход Т_с постоянно поступают счетные сигналы в виде колебаний с периодом Т_n. Будем считать, что счетчик построен на двухступенчатых JK-триггерах. При сигнале на входе Т_с, равном 1 (t<t₁), в основной триггер двухступенчатого триггера младшего разряда будет произведена запись информации (С₀= Т_с= 1, J₀=K₀=1), в данном случае будет записана 1. При Т_с=1 (t>t₁) произойдет перезапись этой информации из основного триггера во вспомогательный, и она появится на выходе триггера младшего разряда через время записи информации во вспомогательный триггер Т_зв или через время задержки переключения триггера Т_з.тр. состояния основных триггеров первого и второго разрядов в этом такте не изменятся, поскольку на их информационных входах действует сигнал 0 (J₁=K₁=J₂=K₂=0), а триггер при этих сигналах сохраняет предыдущее состояние.

Таким образом, в момент времени t₁ на счетном входе Т_с появился разрешающий перепад (счетный сигнал), и через время Т_з.тр=Т_зв в счетчике будет зафиксирован код нового числа 001. При подаче сигнала Т_с=1 в следующем такте в основной триггер младшего разряда запишется 0 (J_о=K_о=1, Q_o=l), в триггер первого разряда – 1 (J₁=K₁ = Q_o =1). В момент t=t₂ сигнал на счетном входе становится равным нулю, происходит перезапись этой новой информации из основных триггеров во вспомогательные и через Т_зв=Т_злр на выходах счетчика установится код 010.

Рис. 8.5. Временные диаграммы сигналов синхронного
суммирующего двоичного счетчика

Отсюда время установления кода синхронного счетчика не зависит от числа его разрядов и полностью определяется задержкой переключения триггера

.

Для определения разрешающего времени счетчика Т_сч не­обходимо найти минимально возможные части периода входного колебания T_omin и T_1min, как это мы делали при анализе быстродействия триггеров

.

Минимально возможное время действия сигнала Т_с= 0 (Tomin) определяется длительностью переходных процессов, происходящих в счетчике. При Т_с=0 в каждом триггера происходит перезапись информации из основного во вспомогательный триггер. Таким образом,

.

При Т_с=1 происходит запись информации в основные триггеры двухступенчатых триггеров всех разрядов. Чтобы этот процесс завершился, необходимо иметь сигнал на входах С триггеров, не менее Т_зо,, т. е.

.

Схема счетчика имеет много сходного со схемой суммирующего счетчика, отличие состоит лишь в том, что сигналы на информационные входы триггеров поступают не с прямых, а с инверсных выходов триггеров. Аналогично происходит переключение счетчика из одного состояния в другое, в силу чего параметры быстродействия вычитающего счетчика определяются соответствующими выражениями для суммирующего счетчика.

Схему рассмотреть самостоятельно, использовав справочные данные.

Лекция 9. Реверсивные и асинхронные счетчики

Схемы, временные диаграммы, расчетные характеристики.

---

<== предыдущая страница	|	следующая страница ==>
Синхронные двоичные счетчики	|	Синхронный двоичный реверсивный счетчик

---

Дата добавления: 2014-02-26; просмотров: 1212; Нарушение авторских прав

---

Поделиться с ДРУЗЬЯМИ:

Мы поможем в написании ваших работ!