Лекция №2 Тема: СТРУКТУРА И НАЗНАЧЕНИЕ ПРОЦЕССОРА ЭВМ

1. Понятие об управляющем и операционном

блоках цифрового устройства

Любое цифровое устройство обработки данных можно рассматривать как устройство, состоящее из двух блоков – операционного и управляющего. Такой подход упрощает проектирование, а также облегчает понимание процесса функционирования вычислительного устройства. Данный подход к декомпозиции вычислительного устройства был разработан академиком В.М. Глушковым.

Процесс функционирования операционного устройства распадается на определенную последовательность элементарных действий в его узлах. Перечень таких элементарных действий в общем случае включает в себя:

1) установку регистра в некоторое состояние (например, запись в регистр числа 0, обозначаемую y₁: R1: = 0);

2) инвертирование содержимого разрядов регистра (например, если регистр R2 содержал число 101101, то после инвертирования его содержимое будет 010010, такое действие обозначают y₂: R2: = );

3) пересылку содержимого одного узла в другой узел (например, пересылку содержимого регистра R1 в регистр R2, обозначаемую y₃: R2: = R1);

4) сдвиг содержимого узла влево, вправо (например, сдвиг на один разряд влево содержимого регистра R1, обозначаемый y₄: R1: = Cдв. Л1 (R1));

5) счет, при котором число в счетчике возрастает или убывает на единицу y₅: Сч: = Сч + 1);

6) сложение (например, y₆: R2: = R2 + R1);

7) сравнение на равенство содержимого регистра с некоторым числом, результат сравнения лог.1 в случае выполнения равенства или лог.0 в случае невыполнения равенства;

8) некоторые логические действия (поразрядная дизъюнкция, конъюнкция и т.д.) и т.п.

Каждое такое элементарное действие, выполняемое в одном из узлов операционного устройства в течение одного тактового периода, называется микрооперацией. Интервал времени, отводимый на выполнение одной микрооперации, называется рабочим тактом цифрового устройства (ЦУ).

В определенные тактовые периоды одновременно могут выполняться несколько микроопераций, например y₁: R2: = 0; y₅: Сч: = Сч + 1. Такая совокупность одновременно выполняемых микроопераций называется микрокомандой, а весь набор микрокоманд, предназначенный для решения определенной задачи, - микропрограммой.

Таким образом, если в операционном устройстве предусматривается возможность выполнения n различных микроопераций, то из управляющего устройства выходят n управляющих линий, каждая из которых соответствует определенной микрооперации. И, если в операционном устройстве необходимо выполнить некоторую микрооперацию, то достаточно из управляющего устройства по определенной управляющей линии подать сигнал (например, уровень лог.1). Вследствие того, что управляющее устройство определяет микропрограмму, т.е. какие и в какой временной последовательности должны выполняться микрооперации, оно получило название микропрограммный автомат.

Очевидно, для реализации конкретной команды, операции или процедуры (микропрограммы) необходимо на соответствующие входы операционного блока (ОБ) подать определенным образом распределенную во времени последовательность управляющих функциональных сигналов.

Часть цифрового вычислительного устройства, предназначенную для выработки последовательностей управляющих функциональных сигналов, называется управляющим блоком или управляющим устройством (УБ или УУ).

Генерируемая УБ последовательность управляющих сигналов задается поступающим на входы блока кодом команды, а также сигналами из ОБ, несущими информацию об особенностях операндов, промежуточных и конечного результатов операции.

Рис.1. Структура цифрового устройства

а) множеством двоичных выходных сигналов, соответствующих множеству микроопераций ОБ. При y_i=1 (i=1,2,…,m), возбуждается i-тая микрооперация

Y = {y₁, y₂, y₃, …, y_m};

б) множествами входных сигналов Z и U

Z = {z₁, z₂, z₃, …, z_p},

U = {u₁, u₂, u₃, …, u_n},

где z_j – задаваемый извне двоичный код команды (j=1,2,…p);

u_r – двоичный оповещающий сигнал (r=1,2,…n);

в) множеством подлежащих реализации микропрограмм, устанавливающих в зависимости от значений Z и U управляющие сигналы y_i.

По множествам Y, Z, U и микропрограмм определяется множество внутренних состояний блока

S = {Q₀, Q₁,…, Q_k}.

Существует два основных типа управляющих автоматов:

· управляющий автомат с жесткой или схемной (аппаратной) логикой;

· управляющий автомат с хранимой в памяти логикой (программируемой логикой).

В первом случае, для каждой операции, задаваемой командой, строится набор комбинационных схем, которые в нужных тактах возбуждают соответствующие управляющие сигналы.

Во втором случае – каждой выполняемой в ОБ операции ставится в соответствие совокупность хранимых в памяти слов – микрокоманд, определяемых набором микроопераций. Такой метод управления цифровым устройством обычно называют микропрограммированием, а использующий его УБ – микропрограммным управляющим устройством.

2. Назначение и структура процессора

Процессором называется устройство, непосредственно осуществляющее процесс обработки данных и программное управление этим процессом. Процессор дешифрует и выполняет команды программы, организует обращение к оперативной памяти (ОП), в нужных случаях инициирует работу периферийных устройств, воспринимает и обрабатывает запросы, поступающие из устройств вычислительной машины и из внешней среды (запросы прерывания) и т.п. Процессор занимает центральное место в структуре ЭВМ, так как он осуществляет управление взаимодействием всех устройств, входящих в ее состав.

Выполнение команды (машинной операции) может быть разделено на более мелкие этапы (микрокоманды), во время которых выполняются определенные элементарные действия. Конкретный состав микрокоманд и последовательность их выполнения определяются системой команд, логической структурой и особенностями данной ЭВМ. Последовательность микрокоманд, реализующих данную операцию, образует микропрограмму операции (команду).

Для определения временных соотношений между различными этапами операции используется понятие машинный такт. Машинный такт определяет интервал времени, в течение которого выполняется одна или одновременно несколько микроопераций процессора. Границы тактов задаются синхросигналами, вырабатываемыми специальной схемой-генератором тактовых импульсов (ГТИ).

Таким образом, может быть установлена следующая иерархия этапов выполнения программ в процессоре: программа, команда (микропрограмма), микрокоманда, микрооперация.

Упрощенная структурная схема процессора представлена на рис.2. На схеме изображены только его основные части: арифметико-логическое устройство (АЛУ), управляющее устройство (управляющий автомат) УУ, блок управляющих регистров БУР, блок местной памяти и блок связи с оперативной памятью и некоторым другим, в том числе внешним по отношению к ЭВМ, оборудованием.

В состав процессора могут также входить и другие блоки, участвующие в организации вычислительного процесса (блок прерывания, блок защиты памяти, блок контроля правильности работы и диагностики процессора и др.).

Рис.2. Упрощенная структурная схема процессора

Оперативная (основная) память выполняется в виде отдельного устройства, хотя в небольших ЭВМ может конструктивно объединяться с процессором и использовать частично его оборудование.

Арифметико-логическое устройство процессора производит логические и арифметические операции над данными. В общем случае в АЛУ выполняются логические преобразования над логическими кодами фиксированной и переменной длины (над отдельными битами, группами бит, байтами и их последовательностями), арифметические операции над числами с фиксированной и плавающей запятой, над десятичными числами, обработка алфавитно-цифровых слов переменной длины, а также служебные операции по преобразованию (модификации кодов команд). Характер выполняемой АЛУ операции задается командой программы.

В процессоре может быть одно универсальное АЛУ для выполнения всех основных арифметических и логических преобразований или несколько специализированных блоков для отдельных видов операций. В последнем случае увеличивается количество оборудования процессора, но повышается его быстродействие за счет специализации и упрощения схем выполнения отдельных операций.

Управляющее устройство (управляющий автомат) вырабатывает необходимые управляющие сигналы для выборки очередной команды программы из памяти, дешифрирования кода команды, формирования адресов операндов, выборки операндов из памяти, передачи полученного в АЛУ результата операции в память, инициирования операций ввода-вывода, организации реакции процессора на запросы прерывания, поступающие от узлов самого процессора, а также других устройств машины, в том числе от периферийных устройств ЭВМ и из внешней среды.

В процессорах ЭВМ и микропроцессорах применяют управляющие автоматы с хранимой в памяти логикой (микропрограммные управляющие устройства) и с жесткой или аппаратной логикой.

Блок управляющих регистров (обычно входит в состав УУ) предназначен для временного хранения управляющей информации. Блок содержит функциональные узлы, участвующие в управлении вычислительным процессом: регистры, хранящие информацию о состоянии процессора; регистр-счетчик адреса команды – счетчик команд; счетчик тактов; регистры запросов прерываний; триггеры, фиксирующие режимы работы процессора и др.

Для повышения быстродействия и логических возможностей процессоров (микропроцессоров) в их состав включают местную память (кэш–память) небольшой емкости, но более высокого, чем ОП, быстродействия. Кэш–память запоминает копии информации, передаваемой между процессором и оперативной памятью. При чтении данных и команд сначала выполняется обращение к кэш-памяти. Если в кэше имеется копия адресованной ячейки ОП, то данные сразу выдаются в устройства процессора, в противном случае выполняется чтение из оперативной памяти. Запись и чтение данных и команд в кэш выполняется поблочно.

Блок связи или шинный интерфейс обеспечивает взаимодействие процессора с ОП и другими устройствами в составе ЭВМ, а также с периферийными устройствами.

3. Арифметико-логические устройства. Назначение.

Классификация. Основные структуры

Назначение АЛУ. По своему назначению арифметико-логическое устройство (АЛУ) является операционным блоком (устройством), выполняющим преобразование поступающих в него операндов и передачу результатов преобразований в устройства ЭВМ.

Работа АЛУ определяется управляющими сигналами, генерируемыми управляющим блоком (устройством). Последовательность управляющих сигналов, в свою очередь, задается кодом операции (команды) и оповещающими сигналами.

Выполняемые в АЛУ операции можно разделить на следующие группы:

· операции двоичной арифметики для чисел с фиксированной запятой;

· операции двоичной арифметики для чисел с плавающей запятой;

· операции индексной арифметики;

· операции специальной арифметики;

· операции над логическими кодами (логические операции);

· операции над алфавитно-цифровыми полями.

Современные ЭВМ общего назначения обычно реализуют операции всех приведенных выше групп, а малые и микроЭВМ, микропроцессоры и специализированные ЭВМ часто не имеют аппаратуры для выполнения операций над числами с плавающей запятой и операций над алфавитно-цифровыми полями.

К арифметическим операциям относятся операции сложения и вычитания (короткие операции), а также операции умножения и деления (длинные операции). Группу логических операций обычно составляют операции дизъюнкции (логическое ИЛИ), конъюнкции (логическое И), отрицания (логическое НЕ) и некоторые другие. Специальные логические операции включают в свой состав операции нормализации (для чисел в формате с плавающей запятой), операции сдвига арифметического (только для разрядов мантиссы числа) и сдвига логического (для всех разрядов числа, включая знаковый). Операции индексной арифметики используются при модификации адресов команд.

Классификация АЛУ. В современных ЭВМ АЛУ обычно интегрировано в состав процессора. В этом случае классификация арифметико-логических устройств является условной и может быть полностью отнесена к самим процессорам. Исходя из этого, можно привести следующую классификацию.

· По способу выполнения преобразований, задаваемых соответствующими операциями, АЛУ подразделяются на последовательные и параллельные. В последовательных АЛУ операнды представляются последовательными кодами, а сами операции выполняются последовательно во времени над их отдельными разрядами. В параллельных АЛУ операнды представляются параллельными кодами и операции выполняются параллельно во времени над всеми разрядами.

· В зависимости от способа представления операндов различают АЛУ для чисел в формате с фиксированной запятой и для чисел в формате с плавающей запятой.

· По характеру использования элементов и узлов при выполнении заданных операций АЛУ делятся на блочные и многофункциональные (универсальные). В блочных АЛУ отдельные операции, например, над числами в формате с фиксированной запятой и в формате с плавающей запятой выполняются в отдельных блоках. При этом повышается быстродействие АЛУ, так как отдельные блоки могут работать параллельно, но при этом вырастает сложность оборудования. В универсальных АЛУ все операции выполняются одними и теми же схемами, управление работой которых реализуется в зависимости от типа текущей операции.

Структуры АЛУ. Набор элементов и узлов, на основе которых строятся структуры различных АЛУ, называется структурным базисом. Структурный базис АЛУ включает в себя:

регистры, обеспечивающие кратковременное хранение операндов (слов данных);

управляемые шины, предназначенные для передачи слов данных;

комбинационные схемы, реализующие выполнение требуемых микроопераций по управляющим сигналам от управляющего устройства.

Используя структурный базис можно построить структуру АЛУ, имеющую требуемую производительность и заданные затраты оборудования.

В современных процессорах наибольший интерес представляют два основных вида структур АЛУ: жесткая и магистральная.

· АЛУ с жесткой структурой. В таких арифметико-логических устройствах комбинационные схемы жестко распределены между всеми регистрами. К каждому регистру относится свой набор комбинационных схем, позволяющих реализовать заданные микрооперации. Вариант АЛУ с жесткой структурой представлен на рис. 3а. В состав АЛУ входят 4 регистра со своими логическими схемами:

регистр первого слагаемого R1 и комбинационная схема К.Сх.1;

регистр второго слагаемого R2 и комбинационная схема К.Сх.2;

регистр сумматора R_SM и схема комбинационного сумматора SM;

регистр признаков (флагов) результата и комбинационная схема формирования признаков К.Сх.3.

Комбинационная схема К.Сх.1 выполняет микрооперации передачи первого слагаемого из регистра R1 на первый вход сумматора Вх.1:

в виде прямого кода Вх.1:= R1_ПК (по сигналу y₁);

в виде обратного кода Вх.1:= R1_ОК (по сигналу y₂);

со сдвигом на один разряд влево Вх.1:= Сдв.Л1(R1) (по сигналу y₃).

Комбинационная схема К.Сх.2 выполняет микрооперации передачи второго слагаемого из регистра R_SM на регистр R2:

в виде прямого кода R2:= R_{SM ПК} (по сигналу y₃);

в виде обратного кода R2:= R_{SM ОК} (по сигналу y₄);

со сдвигом на один разряд влево R2:= Сдв.Л1(R_SM) (по сигналу y₅).

Комбинационный сумматор SM предназначен для суммирования (обычного или по модулю 2) операндов, поступивших на его входы Вх.1 и Вх.2. Результат суммирования заносится в регистр R_SM по сигналам:

y₆ : R_SM := Вх.1 + Вх.2 или y₇ : R_SM := Вх.1 Å Вх.2.

Комбинационная схема К.Сх.3, на основе анализа результата с выхода SM, формирует и пересылает в регистр R3 характеризующие его признаки (флаги).

Достоинством АЛУ с жесткой структурой является высокое быстродействие, недостатком – малая регулярность структуры, что затрудняет реализацию их в виде больших интегральных схем.

б)

Рис.3. Структура типового АЛУ: с жесткой структурой (а);

с магистральной структурой (б)

· АЛУ с магистральной структурой. В АЛУ такого типа все внутренние регистры объединены в отдельный узел общего назначения (РОН), а все комбинационные схемы в операционный блок (ОБ).

Операционный блок и узел РОН объединяются между собой с помощью магистралей – отсюда название АЛУ с магистральной структурой. Пример магистрального АЛУ представлен на рис. 3б.

В состав узла РОН входят N регистров общего назначения, подключаемых к магистралям А и В через мультиплексоры MUXA и MUXB. Каждый мультиплексор соединяет выход одного из РОН с соответствующей магистралью. Номер подключаемого регистра определяется управляющими сигналами y_А и y_В, подаваемыми на адресные входы мультиплексоров из устройства управления.

По магистралям А и В операнды поступают на входы операционного блока, режимы работы которого задаются управляющими сигналами из УУ. Этим самым обеспечивается выполнение заданных микроопераций над операндами. Результат выполненных в ОБ микроопераций по магистрали С через демультиплексор DMUX заносится в конкретный регистр узла РОН. Управление передачей результата в регистры РОН выполняется сигналами y_С.

Признаки (флаги) результата, формируемые комбинационной схемой К.Сх., заносятся в регистр признаков FLAGS.

Основным достоинством магистральных АЛУ является высокая универсальность и регулярность структуры, что облегчает их реализацию в виде БИС, а, следовательно, делая их практическое производство и применение экономически выгодным. Магистральная структура АЛУ является наиболее распространенной в схемах современных процессоров.

Контрольные вопросы

1. Определите понятие микрооперации, микрокоманды, микропрограммы.

2. Назовите основные функции, выполняемые типовым процессором ЭВМ.

3. По каким основным признакам выполнена классификация АЛУ?

4. Что включает в себя структурный базис АЛУ?

5. В чем состоят основные достоинства и недостатки магистральной структуры АЛУ по отношению к жесткой структуре АЛУ?

Дата добавления: 2014-10-17; просмотров: 1124; Нарушение авторских прав

Мы поможем в написании ваших работ!